

(19) Japan Patent Office (JP)

(12) Laid-Open Disclosure Public Patent Bulletin (A)

(11) Publication Number: Japanese Published Patent Application No. H4-358129

(43) Date of Publication: December 11, 1992

5	(51) Int. Cl. ⁵	Identification Symbol	JPO File Number	FI	Technical Indications
	G 02 F	1/136	500	9018-2K	
		1/1333	505	7610-2K	
		1/1343		9018-2K	
10	H 01 L	27/12	A	8728-4M	
				9056-4M	
				H 01 L 29/78	311 A

Request for Examination: Not made

Number of Claims: 1 (6 pages in Total) *Continued on the last page*

15 (21) Application Number: H3-116425

(22) Date of filing: May 22, 1991

(71) Applicant: 000000295

Oki Electric Industry Co., Ltd.

7-12, Toranomom 1-chome, Minato-ku, Tokyo

20 (72) Inventor: Shigeki OGURA

c/o Oki Electric Industry Co., Ltd.

7-12, Toranomom 1-chome, Minato-ku, Tokyo

(72) Inventor: Tamahiko NISHIKI

c/o Oki Electric Industry Co., Ltd.

7-12, Toranomom 1-chome, Minato-ku, Tokyo

25

(72) Inventor: Yoshiyo YOSHIKAWA

c/o Oki Electric Industry Co., Ltd.

7-12, Toranomom 1-chome, Minato-ku, Tokyo

(74) Representative: Patent Attorney, Mamoru SHIMIZU *et al.*

(54) Title of the Invention: THIN FILM TRANSISTOR TYPE LIQUID CRYSTAL DISPLAY DEVICE

5 [Purpose] To prevent light leakage on the side of a drain electrode and to reduce resistance of a gate electrode in a TFT-LCD.

[Scope of Claim]

a thin film transistor substrate having a plurality of gate electrodes, a plurality of drain electrodes which intersect with the gate electrodes, a thin film transistor provided at an intersection thereof, and a pixel electrode connected to a source electrode of the thin film transistor; and

a counter electrode substrate which face to the thin film transistor substrate with liquid crystals interposed therebetween.

wherein the thin film transistor substrate includes

(a) a first insulating film formed over the gate electrode:

25 (b) a second insulating film formed over the first insulating film and an entire surface but a connection portion of the source electrode and the pixel electrode;

(c) a shielding electrode formed over the second insulating film and an entire surface but at least the gate electrode, where a portion under a channel portion of the transistor is not included, and the connection portion of the source electrode and the pixel electrode;

(d) a third insulating film formed over the shielding electrode and an entire surface but at least the connection portion of the source electrode and the pixel electrode;

(e) the pixel electrode formed over the third insulating film; and
 (f) a gate auxiliary electrode formed over the second insulating film or the third insulating film and the gate electrode, where the portion under the channel portion of the transistor is not included, and electrically connected to the gate electrode, and

5 wherein a voltage inputted into the shielding electrode is made similar to a voltage inputted into a counter electrode of the counter electrode substrate.

[Detailed Description of the Invention]

[0001]

[Industrial Field of the Invention] The present invention relates to an electrode structure
 10 and a pattern in a thin film transistor type liquid crystal display device.

[0002]

[Prior Art] For example, thin film transistor type liquid crystal display devices described in "Development of EID 90-6, ED 90-35, IE 90-15, and 10.4 type color TFT-LCD" have conventionally been known as a technology of this field. FIG 7 is part of a
 15 cross-sectional view which shows a structure of a thin film transistor (hereinafter referred to as a "TFT") described in the above-described document and the like.

[0003] Conventionally, such an inversely staggered type structure as shown in FIG. 7 has mainly been employed as a TFT structure in a thin film transistor type liquid crystal display device (hereinafter referred to as a "TFT-LCD"). That is, following the
 20 formation of a gate electrode 32 in a lowest layer, a gate insulating film 34, a semiconductor layer 35, and an ohmic junction layer 36 are formed. Then, drain-source electrodes electrodes 37 and 38 are formed. As for a pixel electrode 33, there are a method which forms the pixel electrode 33 after the drain-source electrodes 37 and 38 are formed as shown in FIG. 7 and a method which forms the pixel electrode
 25 33 before the drain-source electrodes 37 and 38 are formed, and either method is employed. Then, a passivation film 39 is provided.

[0004]

[Problems to be Solved by the Invention] However, in the case of the TFT structure as described above, there has been the following problems. First, only an insulating film
 30 is interposed between a drain electrode and a liquid crystal layer. Accordingly, a signal of the drain electrode affects the liquid crystal layer and the liquid crystal layer is made to operate. Consequently, light leakage occurs on the side of the drain electrode and

contrast is reduced.

[0005] Second, in a case where an auxiliary capacitor for improving storage characteristics of a pixel voltage during a one-frame period, there is only a method whereby the auxiliary capacitor is formed using the prior gate electrode. This method has a disadvantage in that a capacitor load of the gate electrode is increased, in which the capacitor load is the cause of distortion of a gate pulse inputted into the gate electrode. It is an object of the present invention to provide a TFT-LCD excellent in display quality, with the solution of problems such as light leakage on the side the drain electrode and distortion of a gate pulse when the auxiliary capacitor is formed, as described above.

[0006]

[Means for Solving the Problem] According to the present invention, in a TFT-LCD provided with a TFT substrate having a plurality of gate electrodes, a plurality of drain electrodes which intersect with the gate electrodes, a TFT provided at an intersection thereof, and a pixel electrode connected to a source electrode of the TFT; and with a counter electrode substrate which face to the TFT substrate, with liquid crystals interposed therebetween, where the TFT substrate includes a first insulating film formed over the gate electrode; a second insulating film formed over the first insulating film and an entire surface but a connection portion of the source electrode and the pixel electrode; a shielding electrode formed over the second insulating film and an entire surface but at least the gate electrode, where a portion under a channel portion of the TFT is not included, and the connection portion of the source electrode and the pixel electrode; a third insulating film formed over the shielding electrode and an entire surface but at least the connection portion of the source electrode and the pixel electrode; the pixel electrode formed over the third insulating film; and a gate auxiliary electrode formed over the second insulating film or the third insulating film and the gate electrode, where the portion under the channel portion of the TFT is not included, and electrically connected to the gate electrode, and a voltage inputted into the shielding electrode is made similar to a voltage inputted into a counter electrode of the counter electrode substrate.

[0007]

[Operation] According to the present invention, the TFT-LCD is formed to have such a

structure; therefore, a voltage signal of the drain electrode is shielded by the shielding electrode; thus, the voltage signal does not affect the liquid crystal layer. A storage capacitor formed between the shielding electrode and the pixel electrode reduces shift down of a pixel electrode voltage, which is due to parasitic capacitance between gate-source electrodes, and improves storage characteristics of the pixel electrode voltage. Further, since the gate auxiliary electrode is connected to the gate electrode, the resistance and capacitance of the gate electrode are reduced.

[0008]

[Embodiment] Hereinafter, embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a plan view which shows an electrode pattern of a TFT substrate in embodiment of the present invention, FIG. 2 is a cross-sectional view of a channel portion (A-A' of FIG. 1) in a TFT of a TFT substrate in embodiment of the present invention, FIG. 3 is a cross-sectional view of part (B-B' of FIG. 1) of a TFT substrate in embodiment of the present invention, and FIG. 4 is a cross-sectional view of part (C-C' of FIG. 1) of a TFT substrate in embodiment of the present invention. Hereinafter, the structure of embodiment will be described in detail with reference to FIGS. 1 to 4.

[0009] First, as shown in FIGS. 1 and 2, in a basic structure of an electrode pattern of a TFT substrate in this embodiment, a transistor is formed between a source electrode 3 with a semiconductor layer 5 serving as a channel and an intersection of a gate electrode 1 and a drain electrode 2, and the source electrode 3 and a pixel electrode 4 are electrically connected to each other through a first contact hole 7. Then, as shown in FIGS. 2 to 4, a first insulating film 15 which functions as a gate insulating film is formed over an entire surface of the lowest formed gate electrode 1, where the portion of a third contact hole 9 is not included. Note that as shown in FIGS. 2 and 4, in this embodiment, the surface of the gate electrode 1 of the channel portion and at the intersection of the gate-drain electrodes 1 and 2 is anodized, and a gate anodized film 13 for preventing a short between the gate-drain electrodes 1 and 2 is formed.

[0010] In addition, in FIG. 3, the gate anodized film is not formed over the gate electrode 1 so as to electrically connect the gate electrode 1 and a gate auxiliary electrode 12 to each other through the third contact hole 9. The semiconductor layer 5

is formed in the pattern shown in FIG. 1, over this first insulating film 15. The semiconductor layer 5 may theoretically be formed only at the channel portion of the transistor; however, this pattern is employed for reduction and the like of a short between the gate-drain electrodes 1 and 2.

5 [0011] An ohmic junction layer 14 is formed over this semiconductor layer 5; however, the ohmic junction layer 14 is formed in portions where the drain electrode 2 and the source electrode 3 each overlap with the semiconductor layer 4 as a pattern thereof because the ohmic junction layer 14 should not be formed at least at the channel portion of the transistor. Although this pattern is not necessarily employed in the ohmic
10 junction layer 14, this pattern is employed because of the same reason as the above.

[0012] The drain-source electrodes 2 and 3 are formed over this ohmic junction layer 14 in the pattern as shown in FIG. 1. This pattern is just a general one. A second insulating film 16 is formed over an entire surface of the drain-source electrodes 2 and 3, where the first contact hole 7 and a fourth contact hole 10 are not included, as shown in
15 FIGS. 2 to 4. A shielding electrode 6 is formed over this second insulating film in the pattern shown in FIG. 1. That is, the shielding electrode 6 is formed over an entire surface, where the gate electrode 1, the first contact hole 7, and a second contact hole 8 are not included, and in a direction parallel to the gate electrode 1. As will be described in detail, these shielding electrodes 6 are electrically connected to an outer
20 portion of a TFT array and form one electrode. This shielding electrode has to be transparent.

[0013] There is a third insulating film 17 over the shielding electrode 6. This third insulating film 17 is formed over an entire surface but the second contact hole 8 and a fifth contact hole 11. The pixel electrode 4 and the gate auxiliary electrode 12 are
25 simultaneously formed over the third insulating film 17 in the pattern shown in FIG. 1. This pixel electrode 4 is electrically connected to the source electrode 3 through the first contact hole 7 of the second insulating film 16 and the second contact hole 8 of the third insulating film 17. In addition, the gate auxiliary electrode 12 is electrically connected to the gate electrode 1 through the third contact hole 9 of the first insulating film 15, the
30 fourth contact hole 10 of the second insulating film 16, and the fifth contact hole 11 of the third insulating film 17. Further, although the gate auxiliary electrode 12 is formed in almost the same pattern as the gate electrode 1, the gate auxiliary electrode 12 and the

drain electrode 2 are not electrically connected to each other at an intersection thereof because there are the second and third insulating films 16 and 17 as shown in FIG. 3. Note that even when the gate auxiliary electrode 12 is formed simultaneously with the shielding electrode 6 but not with the pixel electrode 4, almost the same advantageous effect can be obtained. In this embodiment, a structure is employed in which a short between the drain electrode 2 and the gate auxiliary electrode 12 does not occur easily.

[0014] As apparent from FIG. 4, a capacitor can be fabricated between the pixel electrode 4 and the shielding electrode 6 in this embodiment. That is, when seen from the pixel electrode 4, there is the shielding electrode 6 thereunder with the third insulating film 17 interposed between the pixel electrode 4 and the shielding electrode 6. Therefore, this forms a capacitor between the pixel and the shielding electrodes. Meanwhile, it can be found that a capacitor is formed in parallel to liquid crystals which are over the pixel electrode 4. Note that in this embodiment, as shown in FIG. 1, the shielding electrode 6 is formed so that the pattern thereof entirely overlaps with the pattern of pixel electrode 4. Alternatively, part of the shielding electrode 6 can also be made to overlap with the pixel electrode 4 by making the shielding electrode 6 small, depending on the size of the capacitor between the pixel and the shielding electrodes.

[0015] FIG. 5 is an equivalent circuit diagram of one pixel of the TFT-LCD in the embodiment of the present invention. In the figure, there is a transistor 18 at the intersection of the gate electrode 1 and the drain electrode 2. When the gate electrode 1 is turned on, a drain signal of the drain electrode 2 is written into the source-pixel electrodes 3, 4, and a liquid crystal 19 operates by a potential difference from a counter electrode 20. Here, as seen from the pixel electrode 4, the shielding electrode 6 has a capacitor in parallel with the liquid crystal as shown in this figure. In addition, the shielding electrode 6 is also formed over the drain electrode 2 as shown in this figure. Therefore, each is shown as a capacitor 21 between the pixel and the shielding electrodes and a capacitor 22 between the shielding and the drain electrodes.

[0016] From this figure, when the gate electrode 1 is turned on, it is found that a voltage signal in the drain electrode 2 is written into the source-pixel electrode 3, 4 through the transistor 18. At this time, the capacitor 21 between the pixel and shielding electrodes which is between the shielding electrode 6 and the pixel electrode 4 is inserted in parallel with the liquid crystal 19, the liquid crystal 19 has preferable voltage storage

characteristics. In addition, the drain electrode signal is shielded by the shielding electrode 6 because the shielding electrode 6 is formed also over the drain electrode 2. In addition, because the liquid crystal over the drain electrode 2 is interposed between the shielding electrode 6 and the counter electrode 20, the liquid crystal does not operate if a potential difference between the counter and shielding electrodes 20, 6 is a threshold voltage V_{th} or less of the liquid crystal. Therefore, since the liquid crystal over the drain electrode 2 does not operate, light leakage does not occur on the side of the drain electrode.

[0017] Further, shift down of a capacitor between the gate and source electrodes at gate off of a pixel voltage can also be reduced by the capacitor 21 between the pixel and shielding electrodes. In addition, the shielding electrode 6 does not overlap with the gate electrode 1 and the gate auxiliary electrode 12 is connected to the gate electrode 1; therefore, the resistance and capacitance of the gate electrode can be low and distortion of the gate voltage can be extremely low.

[0018] FIG. 6 is an electrical block diagram of the TFT-LCD in the embodiment of the present invention. A gate driver 23, a drain driver 24, and a counter electrode signal 25 are also provided in the conventional TFT-LCD, and only a shielding electrode signal 25 is added thereto in this embodiment; thus, the circuit is not complicated. For the matter what this shielding electrode signal 25 should be, this is preferably the same signal as the counter electrode. This is because, since the shielding electrode 6 over the drain electrode 2 faces to the counter electrode 20 with the liquid crystal interposed therebetween, the liquid crystal operates if a potential difference generates which is a threshold voltage V_{th} or more of the liquid crystal. Therefore, there may be DC components which do not make the liquid crystal operate between voltages which are applied to the counter electrode signal 25 and the shielding electrode signal 26. The easiest way is to connect electrically the counter electrode 20 and the shielding electrode 6 somewhere in the TFT-LCD panel.

[0019] Note that the present invention is not limited to the above-described embodiment and various modifications are possible based on the spirit of the present invention, and such modifications do not depart from the scope of the present invention.

[0020]

[Effect of the Invention] As described above in detail, according to the present invention,

the shielding electrode is provided over the drain electrode and is given with potential similar to that of the counter electrode, so that the liquid crystal over the drain electrode does not operate. Consequently, light leakage on the side of the drain electrode can be prevented from occurring.

- 5 [0021] In addition, since the capacitors can be formed between the shielding electrode and the pixel electrode, a pixel voltage storage characteristics during one frame is favorable and shift down of a pixel voltage when a gate voltage is off is reduced. Consequently, the contrast is improved. Further, the gate auxiliary electrode is deposited over the gate electrode, so that the resistance value of the gate electrode is
10 reduced. As a result, there is no distortion of the gate voltage pulse.

[Brief Description of the Drawings]

[FIG. 1] A plan view which shows an electrode pattern of a TFT substrate in embodiment of the present invention.

- 15 [FIG. 2] A cross-sectional view of a channel portion of a TFT of a TFT substrate in embodiment of the present invention.

[FIG. 3] A cross-sectional view of part (B-B' of FIG. 1) of a TFT substrate in embodiment of the present invention.

[FIG. 4] A cross-sectional view of part (C-C' of FIG. 1) of a TFT substrate in embodiment of the present invention.

- 20 [FIG. 5] An equivalent circuit diagram of one pixel of a TFT-LCD in embodiment of the present invention.

[FIG. 6] An electrical block diagram of a TFT-LCD in embodiment of the present invention.

[FIG. 7] Part of a cross-sectional view of a conventional TFT substrate.

- 25 [Description of the Numerals]

- | | |
|------|---------------------|
| 1 | gate electrode |
| 2 | drain electrode |
| 3 | source electrode |
| 4 | pixel electrode |
| 30 5 | semiconductor layer |
| 6 | shielding electrode |

	7	first contact hole
	8	second contact hole
	9	third contact hole
	10	fourth contact hole
5	11	fifth contact hole
	12	gate auxiliary electrode
	13	gate anodized film
	14	ohmic junction layer
	15	first insulating film
10	16	second insulating film
	17	third insulating film
	20	counter electrode

Continued from the front page

(51) Int. CL. ⁵	Identification Symbol	JPO File Number	FI	Technical Indication
----------------------------	-----------------------	-----------------	----	----------------------

H 01 L 29/784				
---------------	--	--	--	--

5

(10) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-358129

(43) 公開日 平成4年(1992)12月11日

(51) Int.Cl.	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F	1/136	5 0 0	9018-2K	
	1/1333	5 0 5	7610-2K	
	1/1343		9018-2K	
H 0 1 L	27/12	A	8728-4M	
			9956-4M	
			H 0 1 L 25/75	3 1 1 A

審査請求 未請求 請求項の数(全 6 頁) 最終頁に続く

(21) 出願番号 特願平3-118425

(22) 出願日 平成3年(1991)5月22日

(71) 出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72) 発明者 小坂 茂樹

東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内

(72) 発明者 西木 均彦

東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内

(72) 発明者 ▲よしず摩 佳代

東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内


(74) 代理人 弁理士 清水 守 (外2名)

(54) 【発明の名称】 薄型トランジスタ型液晶表示装置

(57) 【要約】

【目的】 T F T-L C Dにおいて、ドレイン電極の光漏れ防止及びゲート電極を低抵抗化を行う。

【構成】 ドレイン電極 2 上には遮蔽電極 6 が形成されている。遮蔽電極 6 は対向電極と電気的に接続されている。また、ゲート電極 1 の上にはコンタクトホール 9-1 によりゲート電極 1 と電気的に接続されたゲート補助電極 1 2 が形成されている。このように構成すると、ドレイン電極 2 上の電圧降下は遮蔽電極 6 により遮蔽され、液晶層に入らなくなる。また、ゲート補助電極 1 2 によりゲート電極の抵抗が小さくなる。



【特許請求の範囲】

【請求項1】 複数のゲート電極と、該ゲート電極と交差する複数のドレイン電極と、その交差部に設けられた薄膜トランジスタと、該薄膜トランジスタのソース電極に接続された側面電極とを有する薄膜トランジスタ基板と、液晶素子を含んで該薄膜トランジスタ基板と対向する対向電極基板とを備えた薄膜トランジスタ型液晶表示装置において、前記薄膜トランジスタ基板は、(a)前記ゲート電極上に形成された第1絶縁膜と、(b)該第1絶縁膜上で、かつ、前記ソース電極と前記側面電極との接続部以外の全面に形成された第2絶縁膜と、(c)該第2絶縁膜上で、かつ、少なくとも前記トランジスタのチャネル部を除いたゲート電極及び前記ソース電極と前記側面電極との接続部以外の全面に形成された第3絶縁膜と、(d)該第3絶縁膜上で、かつ、少なくとも前記ソース電極と前記側面電極との接続部以外の全面に形成された第3絶縁膜と、(e)該第3絶縁膜上に形成された前記側面電極と、(f)該第3絶縁膜又は第3絶縁膜上でかつ前記トランジスタのチャネル部を除いた前記ゲート電極上に形成され、前記ゲート電極と電気的に接続されたゲート補助電極とを備え、かつ、前記第3絶縁膜に入力する電圧を前記対向電極基板の対向電極に入力する電圧と同程度にしたことを特徴とする薄膜トランジスタ型液晶表示装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、薄膜トランジスタ型液晶表示装置における電極構造とパターンに関するものである。

【0002】

【従来の技術】 従来、この分野の技術としては例えば「E1D90-6、E1D90-35、E1E90-15、10、4型カラーTFT-LCDの開発」に記載されたものが知られている。図7は前記文献等に記載されている薄膜トランジスタ（以下、「TFT」という）の構造を示す一部断面図である。

【0003】 従来、薄膜トランジスタ型液晶表示装置（以下「TFT-LCD」という）におけるTFT構造は、図7に示されるような逆スタガ型構造が主流であった。すなわち、ゲート電極3は最も下に形成されており、ゲート絶縁膜34、半導体層35、オミック接触層36と続いて形成された後、ドレインソース電極層37、38が形成されるという構造である。また、側面電極33は、この図のようにドレインソース電極37、38より後に形成されるものと、先に形成されるものとがあり、どちらか一方が採用されている。そして、最後にパッシベーション膜39が設けられている。

【0004】

【発明が解決しようとする課題】 しかしながら、上記のようなTFT構造の場合、以下のような問題点があつ

た。第1に、ドレイン電極と液晶素子との間には絶縁膜がなく、ドレイン電極上の電荷が液晶層に入り込み、液晶層を動作させてしまい、その結果ドレイン電極層が濡れが発生し、コントラストが低下するという点である。

【0005】 第2に、1フレームの期間の両端電圧の保持特性を向上させるための補助電極を設ける場合、1本前のゲート電極との間に形成するくらいは方法はなく、この方法は、ゲート電極に入力されるゲートパルスを遅らせる原因となるゲート電極の容量負荷を大きくしてしまうという欠点があった。本発明は、以上述べたドレイン電極層の濡れ、及び補助電極を形成するとゲートパルスが歪むという問題点を解決して、表示品質の優れたTFT-LCDを提供することを目的とする。

【0006】

【課題を解決するための手段】 本発明は、複数のゲート電極と、それらのゲート電極と交差する複数のドレイン電極と、その交差部に設けられたTFTと、TFTのソース電極に接続された側面電極とを有するTFT基板と、液晶素子を含んでTFT基板と対向する対向電極基板とを備えたTFT-LCDにおいて、TFT基板は、ゲート電極上に形成された第1絶縁膜と、第1絶縁膜上で、かつ、ソース電極と側面電極との接続部以外の全面に形成された第2絶縁膜と、第2絶縁膜上で、かつ、少なくともTFTのチャネル部を除いたゲート電極及びソース電極と側面電極との接続部以外の全面に形成された第3絶縁膜と、第3絶縁膜上に形成された前記側面電極と、第2絶縁膜又は第3絶縁膜上で、かつ、TFTのチャネル部を除いたゲート電極上に形成され、ゲート電極と電気的に接続されたゲート補助電極とを備え、かつ、該第3絶縁膜に入力する電圧を対向電極基板の対向電極に入力する電圧と同程度になるように構成した。

【0007】

【作用】 本発明によれば、以上のようにTFT-LCDを構成したので、ドレイン電極上の電圧電荷は液晶層に入り込まない。液晶層に入らなくなる。また、側面電極と側面電極との間に形成される寄生容量がゲートソース電極間寄生容量に匹敵する側面電極電圧のシフトダウンを軽減させ、かつ側面電極電圧の保持特性を向上させる。さらに、ゲート補助電極がゲート電極と接続されているので、ゲート電極の抵抗、容量が小さくなる。

【0008】

【実施例】 以下、本発明の実施例について図面を参照しながら詳細に説明する。図1は本発明の実施例におけるTFT基板の電極パターンを示す平面図、図2は本発明の実施例におけるTFT基板のTFTのチャネル部（図1のA-A'）断面図、図3は本発明の実施例におけるTFT基板の一部（図1のB-B'）断面図、図4は本

発明の実施例におけるTFT基板の一部(図1のC-C')断面図である。以下、図1〜図4を参照して、本実施例の構成を詳しく説明する。

【0009】まず図1及び図2に示すように、本実施例におけるTFT基板の電極パターンの基本構造は、ゲート電極1とドレイン電極2の交差する場所において半導体層5をチャネルとするソース電極3との間にトランジスタが形成され、ソース電極3と漏れ電極4は第1コンタクトホール7により電気的に接続されている。そして、図2〜図4に示すように、最も下に形成されているゲート電極1の上には、ゲート絶縁膜として機能する第1絶縁膜15が、第3コンタクトホール9の部分を除いて全面に形成されている。なお、本実施例では、図2及び図4に示すように、チャネル部及びゲートドレイン電極1、2の交差部のゲート電極1の表面は層間酸化され、ゲートドレイン電極1、2間のショートを防ぐためのゲート層間酸化膜13が形成されている。

【0010】また、図3において、ゲート電極1上に層間酸化膜が形成されていないのは、第3コンタクトホール9によりゲート電極1とゲート補助電極12とを電気的に接続するからである。この第1絶縁膜15の上には半導体層5が図1に示すパターンで形成されている。半導体層5は、原則的にはトランジスタのチャネル部のみであればよいのであるが、このパターンとしたのはゲートドレイン電極1、2間のショート低減等のためである。

【0011】この半導体層5の上にはオーミック接合層14があるが、トランジスタのチャネル部には少なくともあってはならないので、そのパターンはドレイン電極2とソース電極3と半導体層4の重なる部分に形成されている。オーミック接合層14もこのパターンである必要はなく、上記と同じ理由でこのパターンとなっている。

【0012】このオーミック接合層14の上に、ドレインソース電極2、3が図1に示すようなパターンで形成されている。このパターンはごく一般的なものである。ドレインソース電極2、3の上には第2絶縁膜16が、図2〜図4に示すように、第1、第4コンタクトホール7、10を除いて全面に形成されている。この第2絶縁膜16の上に遮蔽電極6が図1に示すパターンで形成されている。すなわち、ゲート電極1及び第1、第2コンタクトホール7、8以外に形成されるものであり、かつ、ゲート電極1と平行方向に形成されているものである。後で詳しく述べるように、これら遮蔽電極6はTFTアレイの外周において、電気的に接続されているものであり、遮蔽電極6は一つの電極をなしている。この遮蔽電極は透明でなければならぬ。

【0013】遮蔽電極6の上には第3絶縁膜17がある。この第3絶縁膜17は、第2コンタクトホール8と第5コンタクトホール11以外に形成されている。第3

絶縁膜17の上には、漏れ電極4とゲート補助電極12が図1に示すパターンで同時に形成されている。この漏れ電極4は、第2絶縁膜16の第1コンタクトホール7と第3絶縁膜17の第2コンタクトホール8によって、ソース電極3と電気的に接続されている。また、ゲート補助電極12は第1絶縁膜15の第3コンタクトホール9と第2絶縁膜16の第4コンタクトホール10と第3絶縁膜17の第5コンタクトホール11によってゲート電極1と電気的に接続されている。さらに、ゲート補助電極12は、ゲート電極1とはほぼ同一のパターンに形成されているのであるが、ドレイン電極2との交差部においては、図3に示すように第2、第3絶縁膜16、17があることにより、電気的に非接続となっている。なお、ゲート補助電極12を漏れ電極4でなく、遮蔽電極6と同時に形成しても得られる効果はほぼ同じである。本実施例は、ドレイン電極2とゲート補助電極12のショートの起こりにくい構成にしている。

【0014】図4から明らかなように、本実施例においては漏れ電極4と遮蔽電極6の間に容量を作り込むことができ、すなわち、漏れ電極4から見れば、下層は第3絶縁膜17を介して遮蔽電極6があるもので、これが漏れ電極4と遮蔽電極6の間に容量を形成している。一方、上層は液晶であるので液晶と並列に容量が形成されていることが分かる。なお、本実施例においては、図1に示すように、遮蔽電極6のパターンが漏れ電極4のパターンとすべし異なるように形成しているが、漏れ電極4と遮蔽電極6をどの程度にするかに応じて、遮蔽電極6を小さくしてその一部が漏れ電極4と重なるようにすることもできる。

【0015】図6は本発明の実施例におけるTFT-LEDの1個素子あたりの等価回路図である。図において、ゲート電極1とドレイン電極2の交差部にトランジスタ18があり、ゲート電極1がオンすると、ドレイン電極2上のドレイン信号がソース-漏れ電極3、4に伝達され、対向電極20との電圧差により、液晶19が動作する。ここで、遮蔽電極6は漏れ電極4からみて、液晶と並列に容量を有するので、この図のように示された。また、遮蔽電極6はドレイン電極2上にも形成されているのでこの図のように示され、各々漏れ電極4と遮蔽電極6と対向電極20に接続されている。また、遮蔽電極6はドレイン電極2上にもあるため、ドレイン電極信号は遮蔽電極6によって遮蔽され、ドレイン電極2上の液晶遮蔽電極6と対向電極20に接続されているので対向電極20に接続されている。

【0016】この図より、ゲート電極1がオンすると、ドレイン電極2にある電圧信号がトランジスタ18を流してソース-漏れ電極3、4に書き込まれることがわかる。この時、遮蔽電極6と漏れ電極4の間の漏れ電極4と遮蔽電極6の容量21が液晶19と並列に入っているため、液晶19の電圧保持特性は良好となる。また、遮蔽電極6はドレイン電極2上にもあるため、ドレイン電極信号は遮蔽電極6によって遮蔽され、ドレイン電極2上の液晶遮蔽電極6と対向電極20に接続されているので対向電極20に接続されている。

抵抗電圧20、6間の電位差が液晶の閾値電圧Vth以下ならば動作しない。したがって、ドレイン電極2上の液晶は動作しないため、ドレイン電極端の光漏れが起きることはない。

【0017】さらに、ゲートソース電極間容量による両素電圧のゲートオフ時のシフトダウンも両素一逆電極間容量21により軽減される。また、逆電極6はゲート電極1と重ならず、かつ、ゲート補助電極12がゲート電極1と接続されていることから、ゲート電極の低抵抗、容量とも小さくでき、ゲート電圧の歪みはきわめて小さくなる。

【0018】図6は本発明の実施例によるTFT-LCDの電極的ブロック図である。ゲートドライバ23とドレインドライバ24及び対向電極番号26は従来のTFT-LCDにおいても設けられていたものであり、本実施例においては逆電極番号26を付加するのみなので、回路が単純化することはない。そして、この逆電極番号26はいかなるものによればよいが、これは対向電極と同じ層号にするのが好ましい。なぜなら、ドレイン電極2上の逆電極番号5は、液晶を介して対向電極20と向き合っているのどこに液晶の閾値電圧Vth以上の電位差が生じれば、液晶が動作してしまうからである。したがって、対向電極番号25と逆電極番号26とに印加する電圧の間に液晶を動作させない程度のDC成分があってもよい。最も簡単な方法はTFT-LCDパネル内のどこかで対向電極20と逆電極6を電気的に接続してしまうことである。

【0019】なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から排除するものではない。

【0020】

【発明の効果】以上詳細に説明したように、本発明によれば、ドレイン電極上に逆電極を設け、対向電極と同程度の電位を与えるようにしたので、ドレイン電極上の液晶が動作することがなくなる。その結果、ドレイン電極端の光漏れをなくすることができる。

【0021】また、この逆電極と両素電極との間に容量を形成することができるので、1フレーム間の両素電

圧保持特性は良好となり、かつ、ゲート電圧オフ時の両素電圧のシフトダウンが軽減される。その結果、コントラストが向上する。さらに、ゲート補助電極をゲート電極上に配置したことによって、ゲート電極の低抵抗が小さくなる。その結果、ゲート電圧パルスの歪みがなくなる。

【図面の簡単な説明】

【図1】本発明の実施例におけるTFT基板の電極パターンを示す平面図である。

【図2】本発明の実施例におけるTFT基板のTFTのチャネル部の断面図である。

【図3】本発明の実施例におけるTFT基板の一部（図1のB-B'）断面図である。

【図4】本発明の実施例におけるTFT基板の一部（図1のC-C'）断面図である。

【図5】本発明の実施例におけるTFT-LCDの1画素あたりの等価回路図である。


【図6】本発明の実施例によるTFT-LCDの電極的ブロック図である。

【図7】従来のTFT基板の一部断面図である。


【符号の説明】

- 1 ゲート電極
- 2 ドレイン電極
- 3 ソース電極
- 4 両素電極
- 5 半導体層
- 6 逆電極
- 7 第1コンタクトホール
- 8 第2コンタクトホール
- 9 第3コンタクトホール
- 10 第4コンタクトホール
- 11 第5コンタクトホール
- 12 ゲート補助電極
- 13 ゲート保護酸化膜
- 14 オーミック接合層
- 15 第1絶縁膜
- 16 第2絶縁膜
- 17 第3絶縁膜
- 20 対向電極


【図3】




【図4】




【図1】




【図7】




【図2】



【図5】



【図6】



- 1: ゲート電極
- 2: ドレイン電極
- 3: ソース電極
- 4: 保護層
- 5: 絶縁層
- 6: 絶縁層
- 7: 第1コンタクトホール
- 8: 第2コンタクトホール
- 9: 第3コンタクトホール
- 10: 第4コンタクトホール
- 11: 第5コンタクトホール
- 12: ゲート補助電極
- 13: ゲート絶縁膜
- 14: オートコンタクト層
- 15: 第1絶縁膜
- 16: 第2絶縁膜
- 17: 第3絶縁膜

(6)

特許平4-358129

フロントページの続き

(51) Int. Cl.⁴

H 0 1 L 25/784

特許庁

特許庁

F 1

特許庁